Board XC2XLSeminggu ini, saya mengkode HDL (verilog) untuk framer/deframer menggunakan CPLD dari data paralel 8-bit untuk TDM 4-channel menjadi 32-bit serial sinkronos terhadap 8kHz sinyal sinkronisas… lagi →
:: Eko Didik Widianto ::edwidianto wrote 1 year ago: Board XC2XLSeminggu ini, saya mengkode HDL (verilog) untuk framer/deframer menggunakan CPLD dari dat … more →